会议时间：2018.05.07 上午10点30分-12点

会议地点：复旦大学老逸夫楼

会议主题：《下一代高性能通用铁电存储器》项目硅基设计电路讨论会1

参会人员：

杨建国（博后）、张岩（博士生）、韩源源（博士生）、周可基（博士生）、李幸（硕士生）

会议记录：

1，张岩：我们的芯片制造计划使用两个方案，其中SOI键合的方案由于工艺流片的因素没有确定，目前确定先使用硅基键合LNO薄膜的方案。前期计划芯片的容量为16Kb，在中芯国际流片8英寸，使用FULL MASK。流完片切割3英寸硅片，沉积SiO2厚度1um，与3英寸的LNO单晶片键合，采用smart cut工艺剥离抛光LNO薄膜，厚度500 nm，在LNO表面上采用EBL写阵列图形及字线，位线。然后在体硅的每个晶体管及Pad等位置打孔连线下面的体硅。

2，张岩：设计电路与上面的LNO图形的对接在标记为十字，长度为50-100um，宽度为5um，这根据block尺寸大小，可以调节标记尺寸（1mm*1mm block，标记长度15um宽度1um，再小的标记没有做过，应该可以。）由于在硅上的对接标记在生长SiO2和键合LNO薄膜后，需要设计电路中提供掩膜版图，在EBL写之前，在LNO薄膜上还原标记。

3，张岩：在3英寸设计中，考虑到将来8英寸大容量设计的兼容情况。

4，杨建国：

设计方案：

16Kb容量random存储器，包括8个block，每个block有2Kb。异步驱动，不用clock。使用0.18um工艺，4 layer，采用1T1R结构。

读电路设计中，考虑存储单元最坏的情况下开路电流为50 nA，所设计的读写电路读写时间可调。

5，杨建国：在流片中是否需要在最后生长SiO2层时增加一步掩膜，留出测试点的pad，方便测试调试电路？张岩：生长SiO2层时肯定不能加掩膜生长，包括后面的键合LNO也会将pad盖住，但是流片电路中的电极线及pad和测试点如果300 nm以上厚度完全可以在打孔连线时一起将测试点的线连出测试，如果流片的电极厚度很薄，则需要在生长SiO2前掩膜生长一层硬掩膜，但是一般工厂流片的电极厚度不会很薄。

6，杨建国：SOI的电路设计与体硅的设计差不多，但是版图有很大的不同，后面SOI电路版图可以请兼职工程师协助画图。

7，韩源源、周可基：需要给出存储单元的电容，在仿真时，涉及到每个bit线上需要多少个cell，需要知道寄生电容值？杨建国之后给出电容的经验范围。

8，一周内，杨建国和韩源源、周可基一起给出设计模块及任务的划分，后面设计的时间节点，人员配备等情况。